Docket No. 87	33.537.00					488
· <u> </u>	IN THE UN	ITED STATES PATE	NT AND TRADI	EMARK (	OFFICE	
N RE APPLIC	CATION OF:	k-Soo KIM et al.	GAU:		TBA	96
SERIAL NO:	TBA		EXAM	INER:	TBA	109
FILED:	November 13	, 2001	•			
FOR:		WITCHING MODE L URING METHOD TI		AL DISPL	AY DEVICE	E AND
	NER FOR PATI N, D.C. 20231	_	OR PRIORITY	-		
SIR:						
		te of U.S. Application Sovisions of 35 U.S.C. §1		App No]	, filed [US Ap	p Dt], is
to the provi	sions of 35 U.S		•		,	
pursuant to	the provisions	to priority from any ear of 35 U.S.C. §119, as no	oted below.			
n the matter of s priority:	f the above-iden	tified application for pa	tent, notice is here	eby given	that the applic	ants claim
COUNTRY		APPLICATION NU	<u>MBER</u>	MONTI	H/DAY/YEA	R
KO	REA	2000-67	516	N	ovember 14,	2000
КО	REA	2001-29	69	<b>January 18, 2001</b>		001
		onding Convention App	olication(s)			
	nitted herewith					·
		o payment of the Final	Fee			
		cation Serial No. filed				
Receipt	of the certified	ternational Bureau in P copies by the Internation as evidenced by the atta	nal Bureau in a tin	nely mann	er under PCT	Rule 17.1(a
□ (A) App	lication Serial N	No.(s) were filed in price	or application Seri	al No. fil	led; and	
(B) App	lication Serial N	lo.(s)				
□ are	submitted here	with				
□ wi	ll be submitted 1	prior to payment of the	Final Fee			
		+	Respectfully S	ubmitted,		
Date: Nover	mber 13, 2001	<del>-</del> ,	LONGALDR	DGE & N	IORMAN LL	P
			toblece	1	lla	
Sixth Floor 701 Pennsylvania Av Washington, D.C. 2 Tel. (202) 624-1200	0004	-	Rebecca A. Go	koman		
Fax. (202) 624-1298			Registration N	0 41	.786	- <del></del>



# 대한민국 특히 KOREAN INTELLECTUAL PROPERTY OFFICE

### 별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

특허출원 2000년 제 67516 호 PATENT-2000-0067516

**Application Number** 

PATENT-2000-000/516

출 원 년 월 일 Date of Application 2000년 11월 14일 NOV 14, 2000

출 원 Applicant(s) 엘지.필립스 엘시디 주식회사 LG.PHILIPS LCD CO., LTD.



2001 년 07 <u>월</u> 03 일

허 청 COMMISSIONER 1020000067516

【서류명】 특허출원서

[권리구분] 특허

【수신처】 특허청장

【제출일자】 2000.11.14

【발명의 명칭】 횡전계 방식의 액정표시장치 및 그 제조방법

【발명의 영문명칭】 IPS mode Liquid crystal display device and method for

fabricating the same

【출원인】

【명칭】 엘지 .필립스 엘시디 주식회사

【출원인코드】 1-1998-101865-5

【대리인】

【성명】 정원기

[대리인코드] 9-1998-000534-2

【포괄위임등록번호】 1999-001832-7

【발명자】

【성명의 국문표기】 김익수

【성명의 영문표기】 KIM, IK-S00

【주민등록번호】 680113-1140123

【우편번호】 435-040

【주소】 경기도 군포시 산본동 1148-4 금강 주공 아파트 904-1003

【국적】 KR

【발명자】

【성명의 국문표기】 김창연

【성명의 영문표기】KIM, CHANG-YEON【주민등록번호】681029-1558418

【우편번호】 138-050

【주소】 서울특별시 송파구 방이동 137-12 헤화빌라 301호

【국적】 KR

【심사청구】 청구.

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정

에 의한 출원심사 를 청구합니다. 대리인

정원기 (인)

			$\overline{}$	•
1	$\sim$	$\sim$	=	1

【기본출원료】	20	면	29,000	원
【가산출원료】	7	면	7,000	원
【우선권주장료】	0	건	0	원
【심사청구료】	8	항	365,000	원
【합계】	401,	000 운	ļ	
【첨부서류】	1. 9	요약서·명	[세서(도면)_1통	

#### 【요약서】

#### [요약]

본 발명은 액정표시장치에 관한 것으로, 특히 고휘도 및 광시야각을 가지는 횡전계 방식 액정표시장치에 관한 것이다.

종래에는 횡전계방식 액정표시장치의 화소영역에 서로 이격하여 평행하게 구성되는 화소전극과 공통전극을 불투명 금속으로 형성하여, 액정패널의 치명적인 단점인 저 개구 율에 기인한 저 휘도의 문제가 있었다.

이를 해결하기 위해, 본 발명은 상기 화소전극과 공통전극을 투명한 재질로 동일 평면상에 구성하여, 전극간의 간격에 차이를 유발하는 공정오차를 줄이는 동시에, 고개 율에 의한 고휘도의 액정패널을 제작할 수 있는 효과가 있다.

#### 【대표도】

도 6

#### 【명세서】

#### 【발명의 명칭】

횡전계 방식의 액정표시장치 및 그 제조방법{IPS mode Liquid crystal display device and method for fabricating the same}

#### 【도면의 간단한 설명】

도 1은 일반적인 액정 표시장치의 단면을 도시한 도면이고,

도 2는 일반적인 횡전계 방식(IPS)의 액정 표시장치의 단면을 도시한 도면이고,

도 3a는 횡전계 방식의 액정 표시장치의 오프(off) 상태의 동작을 도 3b는 온(on) 상태의 동작을 도시한 도면이고,


도 4는 종래 횡전계 방식의 액정 표시장치의 평면을 도시한 도면이고.

도 5a 내지 도 5d는 도 4의 절단선 V-V`를 따라 절단하여 공정순서에 따라 도시한 도면이고,

도 6은 본 발명에 따른 횡전계 방식 액정 표시장치용 어레이기판의 일부 화소를 도 시한 평면도이고,

도 7a 내지 도 7c는 도 6의 I-I`, II-II`, III-III`를 따라 절단하여 본 발명 의 공 정순서에 따라 도시한 공정 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>



113 : 게이트배선

115 : 데이터배선

121 : 게이트전극

123 : 소스전극

124 : 액티브충

125 : 드레인전극

127 : 소스.드레인 금속층(캐패시터 전극)

131 : 화소전극

133 : 공통전극

135 : 공통배선

C: 스토리지 캐패시터

P : 화소영역

T: 박막트랜지스터

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정표시장치에 관한 것이다.

특히, 본 발명은 일반적인 액정표시장치에 사용되고 있는 공통전극이 컬러필터와 동시에 형성된 방식이 아닌, 박막 트랜지스터 배열기판 상에 화소전극과 공통전극이 동 일 평면상에 형성된 횡전계 방식(In-Plane Switching: 이하 IPS 모드라 칭함)의 액정표 시장치를 제조함에 있어서, IPS모드 액정 표시장치의 취약점인 휘도를 향상하는 방법을 제공한다.

<18> 일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한

다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위 적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

- <19> 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
- 현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전국이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
- (21) 일반적으로 액정표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 이하, 도 1을 참조하여 설명한다.
- <22> 도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다
- 도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22)사이에는 액정(14)이 충진되어 있다.
- 상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)
  가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여
  지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
- <25> 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는

영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드 (indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

- 전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층 (14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할수 있다.
- <27> 전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통전극이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
- 그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 가지고 있다.
- <29> 이하, 도 2를 참조하여 IPS 모드의 액정표시장치에 관해 상세히 설명한다.
- (30) 기판(22)상에 화소전극(17)과 공통전극(18)이 동일 평면상에 형성되어 있다. 즉, 액정(10)은 상기 동일 기판(22)상에 상기 화소전극(17)과 공통전극(18)의 수평 전계(35) 에 의해 작동한다. 상기 액정층(14) 상에는 컬러필터 기판(32)이 형성되어 있다.
- 도 3a 내지 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.

도 3a는 화소전극(17)또는 공통전극(18)에 수평장의 전계(35)가 인가되지 않은 오 프(off)상태로서, 액정의 상 변이가 일어나지 않고 있음을 보이고 있다. 예를 들어 두 전극(17, 18)의 수평 방향에서 기본적으로 45°틀어져있다.

- <33> 도 3b는 상기 화소전극(17)과 공통전극(18)에 전압이 인가된 온(on) 상태에서의 액 정의 상 변이를 도시한 도면으로, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(17)과 공통전극(18)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.
- <34> 상술한 바와 같이 IPS 모드를 사용하는 액정표시장치는 동일 평면상에 화소전극과 공통전극이 모두 존재하기 때문에 횡전계(35)를 이용한다는 특징이 있다.
- 상기 IPS 모드의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. 그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
- 그러나, 공통 전극(17)과 화소전극(18)이 동일 기판 상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다. 또한, 구동전압에 의한 응답시간을 개 선해야 하고, 셀갭(cell gap)의 정렬오차 마진(misalign margin)이 적기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.
- <37> 즉, IPS 모드의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.
- <38> 하기 기술될 내용은 상기 IPS 모드의 액정표시장치의 제작 공정에 관한 것이다.

도 4는 종래의 IPS 모드 액정표시장치의 평면도를 도시한 도면이다. 도면에 도시된 바와 같이 가로방향으로 게이트 배선(50)과 공통 배선(54)이 평행을 이루며 형성되어 있고, 세로방향으로 데이터 배선(60)이 상기 게이트 배선(50) 및 공통배선(54)과 수직을 이루며 형성되어 있다.

- 스테이 그리고, 상기 게이트 배선(50)의 일 측에는 게이트 전국(52)이 형성되어 있으며, 상기 게이트 전국(52) 부근의 상기 데이터 배선(60)에는 소스전국(62)이 상기 게이트 전 국(52)과 소정면적 겹쳐져서 형성되어 있고, 상기 소스전국(62)과 갭을 두고 대응되는 위치에 드레인전국(64)이 형성되어 있다.
- 또한, 상기 공통배선(54)은 상기 공통배선(54)에서 분기된 다수개의 공통전극(54a)
  이 형성되어 있으며, 상기 드레인전극(64)에는 인출배선(66)이 연결되어 있고, 상기 인
  출배선(66)은 인출배선(66)에서 분기된 다수개의 화소전극(66a)이 형성되어 있다.
- 전술한 구성에서 상기 공통전극(54a)과 상기 화소전극(66a)은 서로 엇갈리게 구성되어 있다.
- 도 5a 내지 도 5d는 도 4의 절단선 V-V`로 자른 단면의 제작 공정을 도시한 공정 도로서, 먼저, 도 5a에 대해 설명하면 다음과 같다.
- <44> 도 5a는 기판(22) 상에 제 1 금속층으로 게이트 전극(52)과 공통전극(54a)을 형성하는 단계를 도시한 도면이다.
- <45> 상기 제 1 금속층(52, 54a)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)
  등의 금속을 사용할 수 있다.
- <46> 도 5b는 상기 제 1 금속층(52, 54a) 상에 게이트 절연막(70)과 액티브층(72)을 형

성하는 단계를 도시하고 있다.

- 상기 게이트 절연막(70)은 실리콘 질화막(SiN<sub>x</sub>) 또는 실리콘 산화막(SiO<sub>2</sub>)을 사용할 수 있으며, 상기 액티브층(72)은 도면에 도시되지는 않았지만, 비정질 실리콘과 불순물이 함유된 비정질 실리콘의 적층구조로 되어 있다.
- <48> 도 5c는 상기 액티브충(72)상에 제 2 금속층으로 소스 및 드레인전국(62, 64)과 화소전국(66a)을 형성하는 단계를 도시하고 있다.
- 상기 소스 및 드레인전극(62, 64)은 상기 액티브충(72) 상에 형성되며, 상기 공통 전극(66a)은 상기 게이트 절연막(70) 상에 평면적으로 상기 화소전극(54a)과 소정 간격
   (L) 이격되게 형성한다.
- <50> 도 5d는 상기 제 2 금속층(62, 64, 66a)및 기판 전면에 걸쳐 보호막(74)을 형성하는 는 단계를 도시하고 있다.
- 상기 보호막(74)은 상기 액티브층(72)을 외부의 습기나 이물질로부터 보호하기 위한 목적으로 형성한다.
- <52> 상술한바와 같이 IPS 모드 액정표시장치는 공통전극(54a)과 화소전극(66a)이 기판 (1)에 동시에 형성된 구조로서, 시야각 향상에 큰 이점을 갖고 있다.

#### 【발명이 이루고자 하는 기술적 과제】

- <53> 그러나, 상술한 IPS 모드의 액정 표시장치는 화소전극과 공통전극(66a, 54a)이 불투명 금속으로 이루어지기 때문에 개구율 및 휘도가 저하되는 단점이 있다.
- <54> 이러한 문제점을 해결하기 위해 본 발명에서는 휘도가 향상된 IPS모드의 액정표시

장치를 제공하는데 목적이 있다.

#### 【발명의 구성 및 작용】

- \*55> 상기와 같은 목적을 달성하기 위해 본 발명에 따른 횡전계 방식의 액정표시장치는 제 1, 2 기판과; 상기 제 1 기판 상에 제 1 방향으로 구성되는 게이트 배선과; 상기 게이트 배선과 제 1 절연충으로 절연되고, 상기 게이트 배선과 직교하여 제 2 방향으로 구성되어 화소영역을 정의하는 데이터배선과; 상기 게이트 배선 및 데이터 배선에서 신호를 인가 받고, 게이트 전국, 상기 제 1 절연충, 액티브충, 소스 및 드레인전국으로 이루어진 박막 트랜지스터와; 상기 소스 및 드레인전국과 동일 물질로 상기 게이트배선 상의상기 제 1 절연충 상에 형성된 섬 형상의 캐패시터 전국과; 상기 박막 트랜지스터 및기판 전면을 덮고, 상기 드레인전국과 캐패시터 전국의 일부를 노출하는 제 1, 제 2 콘택홀을 가진 제 2 절연충과; 투명 도전물질로 형성되고, 상기 노출된 드레인전국과, 상기 노출된 캐패시터 전국에 접촉하며 상기 화소영역에 구성되고, 상기 게이트배선과 평행한 제 1 화소전국과, 상기 제 1 화소전국에서 수직으로 분기하여 지그자고 형상으로 구성된 제 2 화소전국과;
- 투명 도전물질로 형성되고, 상기 데이터배선과 절연층을 사이에 두고 소정간격 겹쳐져서 일 방향으로 형성되는 공통배선과, 상기 공통배선에서 분기되어 상기 제 1 화소전극과 대향하는 방향의 게이트배선과 평행한 제 1 공통전극과, 상기 제 1 공통전극에서 수직으로 분기하고, 상기 다수의 제 2 화소전극과 엇갈려 구성되는 지그재그 형상의 제 2 공통전극과; 상기 제 1, 2 기판 사이에 충진된 액정층을 포함한다.

<57> 전술한 구성에서 상기 공통배선과 근접한 공통전극은 상기 데이터배선과 소정면적 겹쳐 형성한다.

<58> 본 발명의 특징에 따른 횡전계 방식의 액정표시장치용 어레이기판 제조방법은 제 1, 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선 을 형성하는 단계와; 상기 게이트 배선과 제 1 절연층으로 절연되고, 상기 게이트 배선 과 직교하며 제 2 방향으로 형성되어 화소영역을 정의하는 데이터 배선을 형성하는 단계 와; 상기 게이트 배선 및 데이터 배선에서 신호를 인가 받고, 게이트 전극, 상기 제 1 절연층, 액티브층, 소스 및 드레인전극으로 이루어진 박막 트랜지스터를 형성하는 단계 와; 상기 소스 및 드레인전극과 동일 물질로 상기 게이트배선 상부의 상기 제 1 절연층 상에 섬형상으로 캐패시터 전극을 형성하는 단계와; 상기 박막 트랜지스터 및 기판 전면 에 절연물질을 증착하여 제 2 절연층을 형성한 후 패턴하여, 상기 드레인전극과 캐패시 터 전극의 일부가 각각 노출되는 제 1, 2 콘택홀을 형성하는 단계와; 상기 콘택홀이 형 성된 제 2 절연층의 상부에 투명도전물질을 증착하고 패턴하여, 상기 데이터배선과 동일 한 형상으로 소정면적 겹쳐 형성되어 일 방향으로 구성되는 공통배선과, 상기 공통배선 에서 분기되어 상기 게이트배선과 평행하게 화소영역 상에 구성되는 제 1 공통전극과. 상기 제 1 공통전극에서 수직으로 분기되어 지그자그 형태로 형성되는 다수의 제 2 공통 전극을 형성하는 단계와; 상기 공통전극과 동일한 물질로 상기 제 1 공통전극과 대향되 는 방향에 위치하는 게이트배선과 평행하고, 드레인전극과 접촉하는 제 1 화소전극과, 상기 제 1 화소전극에서 수직으로 분기되어 상기 제 2 공통전극과 엇갈려 구성되며 일부 가 상기 캐패시터 전극과 접촉하는 지그재그 형상의 다수의 제 2 화소전극을 형성하는 단계와; 상기 제 1, 2 기판 사이에 충진된 액정층을 포함한다. 상기 제 2 절연

층은 BCB(benzocyclobutene), 아크릴로 구성되는 유기물질로 형성하는 것이 바람직하다.

- 전술한 바와 같이, 본 발명에서는 상기와 같은 IPS 모드의 액정 표시장치에서 불투명 금속으로 이루어지는 화소 및 공통전극을 투명도전물질을 사용하여 제작하는 동시에, 게이트 배선을 제 1 전극으로 하여 구성하는 스토리지 구조를 채용하여 구성한다.
- 또한, 상기 화소전극과 공통전극의 구성을 지그재그(zigzag)방식으로 구성한다.
  따라서, 고개율(high aperture)에 의한 고 휘도(high brightness)를 가지며, 컬러쉬프트
  (color shift) 현상을 최소화한 액정표시장치를 제작 할 수 있다.
- <61> 이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 설명한다.
- <62> -- 실시예 --
- <63> 도 6은 본 발명의 실시예에 따른 IPS(In Plain Switching)방식 액정 표시장치용 어 레이기판의 일부를 도시한 평면도이다.
- 도시한 바와 같이, 횡(橫)방향으로 연장된 게이트배선(113)과 종(縱)방향으로 연장된 지그재그 형상의 데이터배선(115)이 교차하여 화소영역(P)을 정의하며, 상기 두 배선의 교차지점에는 게이트전극(121)과 액티브충(124)과 소스전극(123)및 드레인전극(125)으로 구성된 박막트랜지스터(T)가 위치한다.
- 상기 화소영역(P)을 정의하는 일부 게이트배선(113)의 상부에는 스토리지 캐패시터
   (storage capacitor)(C)를 구성한다.(즉, 본 발명에 따른 스토리지 캐패시터는 스토리지
   온 게이트(storage on gate)구조이다.)
- <66> 상기 화소영역(P)상에 화소전극(131)과 공통전극(133)을 상기 데이터배선(115)과 평행한 방향으로 구성한다.

존대 상세히 설명하면, 상기 화소전국(131)은 단일 화소영역(P)내에서, 상기드레인 전국(125)과 접촉하여 일 방향으로 구성되는 제 1 화소전국(131a)과, 상기 제 1 화소전 국(131a)에서 수직으로 분기하여 구성되는 지그재그 형상의 다수의 제 2 화소전국(131b)으로 구성된다.

- <68> 이때, 상기 제 1 화소전극(131a)은 상기 게이트배선(113)과 이격하여 평행하게 구성한다.
- '69' 상기 다수의 제 2 화소전극(131b)중 임의의 제 2 화소전극은 상기 스토리지 제 2 전극(127)과 접촉하여, 상기 게이트배선(113) 상부에 스토리지 캐패시터(C)를 구성한다.
- <70> 상기 화소전극(131)을 패턴하는 동시에, 상기 화소전극(131)과 평행하게 엇갈려 구성되도록 공통전극(133)과, 이에 연장된 공통배선(135)을 형성한다.
- 상기 공통전극(133)은 상기 공통배선(135)에서 상기 게이트배선(135)과 평행하게 일 방향으로 연장되다가, 게이트배선의 일부 상부에서 사각형상으로 평면적으로 우회하 여 형성되는 제 1 공통전극(133a)과, 상기 제 1 공통전극(133a)에서 분기되어 상기 다수 의 제 1 화소전극(131a)과 평행하게 엇갈려 구성되는 다수의 제 2 공통전극(133a)으로 구성된다.
- <72> 전술한 바와 같은 구성에서 본 발명의 제 1 특징으로, 상기 공통전극(133)과 화소 전극(131)을 모두 투명 도전성 금속을 사용하여 형성한다.
- <73> 이와 같이 하면, 종래와는 달리 빛이 출사할 수 있는 면적이 종래에 비해 커지는 구조이므로 고 개구율(high aperture ratio) 및 이에 의한 고휘도(high brightness)특성 을 얻을 수 있다.

 또한, 동일한 물질을 사용하므로 동일층에 평행하게 구성할 수 있기 때문에 서로 다른 층에 두 번의 공정을 거쳐 구성하는 방법에 비해 공정오차가 없으며, 잔상 (residual phase)의 원인이 되는 잔류 DC성분이 없다.

- 따라서, 상기 화소전극(131)과 공통전극(133)사이의 간격을 일정하게 구성할 수 있
  기 때문에 전체 화소에 대해 고른 횡전계 분포(lateral electric field distribution)를
  얻을 수 있기 때문에 전계분포의 불균일에 의한 깜박임 현상인 플리커(flicker)현상을
  방지 할 수 있다.
- 본 발명의 제 2 의 특징으로, 상기 공통전국(133)과 화소전국(131)을 지그재그 형 상으로 구성하여 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향되지 않고 대칭성(symmetry)이 있는 방향으로 배향될 수 있도록 한다.
- <77> 따라서, 대칭적인 배향방향으로 이루어진 다수개의 멀티 도메인(multi domain)을 유도할 수 있다.
- 전술한 바와 같이, 서로 대칭성을 가지는 멀티도메인 구조로 인해 액정의 복굴절 (birefringence)특성에 의한 이상 광을 서로 상쇄시켜 컬러 시프트(color shift)현상을 최소화 할 수 있다.
- 본 발명의 제 3의 특징으로, 상기 화소전국(131)과 병렬로 연결되는 스토리지 커패 시터(C)를 종래 처럼 상기 공통배선 상부에 구성하지 않고 게이트배선(113)의 상부에 구 성하여, 상기 공통배선(135)의 배선폭을 줄일 수 있으므로 액정패널의 개구율을 더욱 개 선할 수 있는 효과가 있다.
- <80> 전술한 바와 같은 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조

공정을 이하, 도 7a 내지 도 7c를 참조하여 설명한다.

<81> 도 7a 내지 도 7c는 본 발명에 따른 공정순서로서, 도 6의 I-I`, □-□`, □-□`를 따라 절단하여 공정순서에 따라 도시한 도면이다.

- <82> 먼저, 도 7a에 도시한 바와 같이, 기판(111)상에 게이트배선(113)을 형성한다.
- 본 실시예에서는 상기 게이트배선(113)에서 연장하여 게이트전극(121)을 형성하지 않고, 상기 게이트배선(113)의 일부를 게이트전극(121)으로 사용하는 구조를 예를 들어 설명한다.
- 다음으로, 상기 게이트배선(113) 상부에 실리콘 질화막(SiN<sub>X</sub>)과 실리콘
   산화막(SiO<sub>2</sub>)을 포함하는 무기 절연물질 그룹과, 경우에 따라서는 벤조사이클로부텐
   (benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기 절연물질 그룹에서
   선택된 하나를 중착 또는 도포하여 게이트 절연막(122)을 형성한다.
- 다음으로, 상기 게이트전극(게이트배선의 일부를 사용)(121) 상부의 게이트 절연막 (122)상에 순수한 비정질 실리콘층(a-Si:H)으로 액티브층(active layer)(124)을 형성하고, 연속하여 불순물이 포함된 비정질 실리콘(n+ 또는 p+a-Si:H)으로 오믹콘택층(ohmic layer)(128)을 형성한다.
- <86> 이때, 상기 오믹콘택충(128)은 상기 액티브충(124)의 표면에 n+또는 p+이온을 도핑(doping)하여 상기 액티브충(124)의 표면에 아주 얇게 형성할 수 도 있다.
- 다음으로, 도 7b에 도시한 바와 같이, 상기 오믹콘택층(128)이 형성된 기판(111)의 전면에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등이 포함된 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여 데이터배선(115)과 상기

오믹콘택충(128)과 접촉하고 서로 소정간격 이격된 소스전국(123)과 드레인전극(125)을 형성한다.

- 성기 소스전국(123)은 상기 게이트배선(113)을 교차하여 지나는 부분의 데이터배선
  (115)에서 연장 형성한다. 이때, 상기 데이터배선(115)은 지그재그 형상(ZIGZAG)으로 구성한다.
- 동시에, 상기 화소영역(도 6의 P)을 정의하는 게이트배선(113)의 일부 상부에 아일
  랜드 형태의 소스.드레인 금속층(127)을 형성한다.
- <90> 소스.드레인 금속층은 도 6에 나타난 스토리지 캐패시터의 제 2 전국으로서 기능을 한다.
- 연속하여, 상기 소스전극(123)과 드레인전극(125)사이의 오믹콘택충(128)을 제거한다.
- <92> 다음으로, 상기 소스 및 드레인전국(123, 125)이 형성된 기판(111)의 전면에 전술 한 바와 같은 절연물질을 증착 또는 도포하여 보호층(137)을 형성한다.
- (93) 다음으로, 상기 드레인전극(125)과 상기 소스.드레인 금속층(127) 상부의 일부 보호층(137)을 식각하여 상기 드레인전극(125)과 상기 소스.드레인 금속층(127)을 노출하는 드레인 콘택홀(143)과 스토리지 콘택홀(145)을 형성한다.
- 다음으로, 도 7c에 도시한 바와 같이, 상기 보호층(137) 상부에 인듐-틴-옥사이드 (indium-tin-oxide :ITO)와 인듐-징크-옥사이드(indium-zinc-oxide :IZO)등을 포함하는 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 일 측이 상기 드레인전극 (125)과 접촉하고 타 측이 상기 소스.드레인 금속층(127)과 접촉하는 화소전극(131b)을

형성한다.

- 이때, 상기 화소전극은 도 6에 전술한 바와 같이, 상기 게이트배선(113)과 소정간격 평행하게 이격된 제 1 화소전극(131a)과 상기 제 1 화소전극에서 수직하게 지그재그형상으로 분기된 다수의 제 2 화소전극(131b)으로 구성되며, 공통배선(135)에서 분기되어 상기 제 1 화소전극(131a)과 마주보는 일 측에 상기 게이트배선(113)과 평행하게 소정간격 이격된 제 1 공통전극(133a)과, 상기 제 1 공통전극에서 수직하게 지그재그 형상으로 분기되며, 상기 제 2 화소전극(131b)과 소정간격 이격하여 엇갈려 구성된 다수의제 2 공통전극(133b)으로 구성된다.
- 이때, 상기 데이터배선(115)의 상부에는 공통배선(135)과 공통전국(133b)이 소정간격 겹쳐 형성된다. 따라서, 상기 데이터배선(115)은 화소영역의 경계에 위치하여 액정이이상 배향되는 부분으로 출사하는 빛을 차폐하는 역할을 하게 된다.
- <97> 따라서, 종래와 비교하여, 상기 이상 배향 영역을 차폐하기 위해 반드시 구성하였던 블랙매트릭스의 구성이 필요치 않게 되었다.
- <98> 전술한 바와 같은 방법을 통해 본 발명에 따른 IPS모드 액정표시장치용 어레이기판을 제작할 수 있다.

#### 【발명의 효과】

- <99> 상술한 본 발명의 실시예로 IPS 모드의 액정표시장치를 제작할 경우 다음과 같은 특징이 있다.
- <100> 첫째, 화소전극과 공통전극을 실질적으로 투명한 도전성물질을 사용함으로서, 개구

율을 향상할 수 있는 장점이 있다.

- <101> 둘째, 개구율이 향상되어 백라이트에서 발생한 빛이 많이 투과함으로 휘도를 개선할 수 있는 장점이 있다.
- <102> 셋째, 공통전극과 화소전극을 동일 평면상에 동시에 구성하므로, 두 전극 간격을 일정하게 형성할 수 있고, 이에 따라 두 전극의 전계의 분포를 일정하게 할 수 있으므로 플리커 현상을 방지할 수 있는 장점이 있다.
- <103> 넷째, 동일한 백라이트의 전력으로 휘도를 향상할 수 있기 때문에 백라이트의 소비 전력을 낮출 수 있는 장점이 있다.
- C104> 다섯째, 공통전극과 화소전극의 형상을 지그재그 형상으로 구성하여, 단일 화소영역에 액정의 대칭적인 배향성을 가지는 다수의 도메인을 구성할 수 있으므로, 액정의 복굴절에 의한 빛을 보상 할 수 있으므로 컬러 시프트 현상을 방지할 수 있는 장점이었다.

#### 【특허청구범위】

#### 【청구항 1】

제 1, 2 기판과;

상기 제 1 기판 상에 제 1 절연층을 사이에 두고 서로 교차하여 화소영역을 정의 하는 게이트배선과 데이터배선과;

상기 게이트 배선 및 데이터 배선의 신호를 인가 받고, 게이트 전극, 상기 제 1 절 연충, 액티브층, 소스 및 드레인전극으로 이루어진 박막 트랜지스터와;

상기 소스 및 드레인전극과 동일 물질로 상기 게이트배선 상의 상기 제 1 절연층 상에 형성된 섬 형상의 캐패시터 전극과;

상기 박막 트랜지스터 및 기판 전면을 덮고, 상기 드레인전극과 캐패시터 전극의 일부를 노출하는 제 1, 제 2 콘택홀을 가진 제 2 절연층과;

투명 도전물질로 형성되고, 상기 노출된 드레인전극과, 상기 노출된 캐패시터 전 극에 접촉하며 상기 화소영역에 구성되고, 상기 게이트배선과 평행한 제 1 화소전극과, 상기 제 1 화소전극에서 수직으로 분기하여 구성된 제 2 화소전극과;

상기 화소전극과 동일물질 동일 평면상에 형성되고, 상기 데이터배선과 절연층을 사이에 두고 소정간격 겹쳐져서 일 방향으로 형성되는 공통배선과, 상기 공통배선에서 분기되어 상기 제 1 화소전극과 대향하는 방향의 게이트배선과 평행한 제 1 공통전극과, 상기 제 1 공통전극에서 수직으로 분기하고, 상기 다수의 제 2 화소전극과 엇갈려 구성되는 제 2 공통전극과;

상기 제 1, 2 기판 사이에 충진된 액정충

을 포함하는 횡전계 방식의 액정표시장치.

#### 【청구항 2】

제 1 항에 있어서,

상기 공통배선과 공통전극 및 화소전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)에서 선택한 물질인 횡전계 방식의 액정표시장치.

#### 【청구항 3】

제 1 항에 있어서,

상기 데이터배선은 평면적으로 양측으로 근접한 공통배선과 공통전국에 동시에 겹 쳐 형성되는 횡전계 방식의 액정표시장치.

#### 【청구항 4】

제 1 항에 있어서,

상기 공통전극과 공통배선은 지그자그 구조로 형성되는 횡전계 방식의 액정표시장 치.

#### 【청구항 5】

제 1, 2 기판을 준비하는 단계와;

상기 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선을 형성하는 단계와;

상기 게이트 배선과 제 1 절연층으로 절연되고, 상기 게이트 배선과 직교하며 제 2 방향으로 형성되어 화소영역을 정의하는 데이터 배선을 형성하는 단계와;

상기 게이트 배선 및 데이터 배선에서 신호를 인가 받고, 게이트 전국, 상기 제 1절연충, 액티브충, 소스 및 드레인전국으로 이루어진 박막 트랜지스터를 형성하는 단계와;

상기 소스 및 드레인전극과 동일 물질로 상기 게이트배선 상부의 상기 제 1 절연충 상에 섬형상으로 캐패시터 전극을 형성하는 단계와;

상기 박막 트랜지스터 및 기판 전면에 절연물질을 증착하여 제 2 절연층을 형성한 후 패턴하여, 상기 드레인전극과 캐패시터 전극의 일부가 각각 노출되는 제 1, 2 콘택홀을 형성하는 단계와;

상기 콘택홀이 형성된 제 2 절연층의 상부에 투명 도전물질을 증착하고 패턴하여, 상기 데이터배선과 동일한 형상으로 소정면적 겹쳐 형성되어 일 방향으로 구성되는 공통 배선과, 상기 공통배선에서 분기되어 상기 게이트배선과 평행하게 화소영역 상에 구성되 는 제 1 공통전극과, 상기 제 1 공통전극에서 수직으로 분기되어 지그재그 형태로 형성 되는 다수의 제 2 공통전극을 형성하는 단계와;

상기 공통전극과 동일한 물질, 동일 평면상에 구성되며 상기 제 1 공통전극과 대향되는 방향에 위치하는 게이트배선과 평행하고, 드레인전극과 접촉하는 제 1 화소전극과, 상기 제 1 화소전극에서 수직으로 분기되어 상기 제 2 공통전극과 엇갈려 구성되며일부가 상기 캐패시터 전극과 접촉하는 다수의 제 2 화소전극을 형성하는 단계와;

상기 제 1, 2 기판 사이에 충진된 액정층

을 포함하는 횡전계 방식의 액정표시장치 제조방법.

#### 【청구항 6】

제 5 항에 있어서,

상기 제 2 절연층은 유기물질로 형성하는 횡전계 방식의 액정 표시장치 제조방법.

#### 【청구항 7】

제 5 항에 있어서,

상기 유기물질은 BCB(benzocyclobutene), 아크릴로 구성된 그룹에서 선택된 하나인 횡 전계 방식의 액정 표시장치제조방법.


#### 【청구항 8】

제 5 항에 있어서,


상기 공통전극 및 화소전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)로 구성된 그룹에서 선택된 하나로 형성한 횡전계 방식의 액정표시장치 제조방법.

【도면】


[도 1]




【도 3a】




[도 3b]





[도 4]




[도 5a]

















【도 7a】









## [도 7c]

